LIF(Leaky Integrate & Fire) Neuron - 혼성 신호 회로로 뉴런 모사하기

서울대학교와 POLARIS가 주관하는 전국대학생 AI 반도체 회로설계 경진대회 참가자 참고 자료로 정리된다. 참가 신청은 위 공지 링크에서 가능하며 6월 말부터 접수된다. 대회 참가 시 cadence virtuoso를 사용할 수 있는 IP를 받고 gpdk 90 공정을 이용해 설계를 진행한다. 신청서에는 팀과 개인이 수행한 프로젝트를 기재하고, AI 회로 구현 방식에 대해서도 기재하는 것이 바람직하다고 안내된다. 1차 과제는 10월 경에 LIF Neuron 구성과 레이아웃까지 마무리한 뒤 PPT 형식으로 제출하면 된다. 2차 과제는 대회 요구 스펙과 동작을 10월에 제출된 뉴런으로 구현해 최종 과제로 제출한다. 학부 과정 중 설계된 회로이므로 PVT Robust한 구조가 아니고 정답이 아님에 주의가 필요하다고 덧붙여 있다. 또한 스위치나 Demux 등 다양한 회로가 얼렁뚱땅 설계된 부분이 있어 참고 시 주의가 필요하다.

Mixed Signal 회로로 뉴런을 모사한 예가 소개되며, 폰 노이만 구조 대신 병렬 연산과 전력 효율이 강조된다. 휴지기, 자극 수신, 임계값 도달, 재분극, 과분극, 불응기 등 뉴런의 동작 흐름이 요약되며, 회로 구현은 Capacitor, comparator, 전하를 초기화하는 reset용 MOSFET으로 구성될 수 있다. 핵심은 아날로그 비교기와 가볍고 성능이 좋은 구성으로, 강력한 회로로의 구현이 가능하다는 설명이다. Strong Arm Latch 구조를 예로 들며 Vin N에 임계 전압, Vin P에 막 전위를 넣어 임계값 넘었는지 판단하는 방식이 제시된다. 비교기는 cross coupled inverter 구조로 설계되며 공정에 따라 pmos와 nmos의 폭비가 다름에 따라 성능 편차가 나타난다. 현재 공정에서 nmoss 대비 pmos 폭을 약 2.91배로 키움에 따라 동작 속도와 신호 흐름이 달라진다.

신호의 흐름은 외부 자극이 커패시터에 누적되며, 이 누적 전위가 임계값을 넘으면 spike가 만들어져 다음 뉴런으로 전달되는 구조다. spike와 함께 불응기가 동시 생성되며, 방전 경로를 통해 재충전이 가능하도록 구성된다. 시뮬레이션 결과 주기적인 자극이 커패시터에 축적되어 임계값을 넘으면 spike가 발생하고, 이 spike가 cap의 전하를 빠르게 방전시켜 불응기를 구현한다. 아직 클록 주파수나 입력 크기에서는 추가 조정 여지가 있다.

뉴런 설계 시 반드시 위 구조를 고수할 필요는 없으며 FSM이나 슈미트 트리거, 아날로그 래치 등 다양한 대안이 가능하다. 제안된 설계 철학으로는 슈미트 트리거나 아날로그 래치 비교기가 더 적합하다는 개인 의견이 소개되고, CLK로 33 MHz를 사용한 이유도 설명된다. 주파수 상승 시 전력은 증가하지만 판단 속도와 샘플링 주기가 빨라져 더 빠른 동작이 가능하다고 안내된다. 또한 tail MOSFET의 폭을 키우면 총 전류가 증가해 판단 속도가 향상될 수 있고, 인버터 설계에서 GND 전환과 VDD 전환의 속도 차이에 따라 폭이 결정된다. 현재의 비교기 구조는 출력이 로직 low로 가는 속도가 빠를수록 유리하고, 최종 인버터는 VDD로 상승하는 것이 중요하다고 설명된다. 글에는 반말과 존댓말이 혼재하는 부분이 있어, 공개 여부에 따라 형식이 달라졌다는 주석이 남아 있다.

문의는 제시된 메일로 가능하다고 마무리된다.