RST 신호를 스파이크로 받아 커패시터가 전하를 충전해 기준 전압을 넘기면 전압 스파이크로 출력하는 혼성 신호 회로를 기반으로 시냅스를 모방했다. 뉴런은 전류 입력으로 동작하고 출력 전압 스파이크를 다음 뉴런에 전달하기 위해 전류로 변환해주는 시냅스 블록이 필요하다. Voltage Input / Current Output 을 위한 Current Mirror를 활용한 시냅스 구조로, 다른 뉴런의 출력 스파이크를 NMOS 게이트 입력으로 받아 스위치를 작동시켜 Pulse Width만큼 전류 펄스를 출력하게 설계했다. MOSFET의 W/L 비율이 크면 더 큰 전류를, 작으면 작은 전류를 막전위 Cap에 제공해 발화율을 조정하는 weight를 구현했다. 즉 다른 뉴런의 전압 스파이크를 전류로 변환하는 것이 current mirror synapse이며, 이 synapse의 MOSFET W/L 비율이 전류 크기와 weight를 결정한다. synapse에서 나온 출력 전류는 LIF 뉴런의 capacitive 막전위에 쌓여 레벨을 올리고, 임계값을 넘으면 비교기가 동작해 출력 스파이크를 내보낸다. 이 출력 스파이크는 다시 다른 뉴런의 시냅스로 전달된다. 응답 속도 향상을 목표로 위 구조를 채택했고, 시뮬레이션은 전류 크기로 스파이크 빈도를 조절하고 MOS의 W/L 조정과 cap 충전 속도 조절로 빈도를 바꿀 수 있음을 보여준다. 이를 통해 weight를 구현해 뉴로모픽 시스템을 구성할 수 있다. 입력 펄스가 뉴런 스파이크 logic high일 때 튀는 이유는 RST를 게이트로 받는 NMOS의 드레인 노드가 membrane cap과 같아 전류가 GND로 급격히 흐르기 때문이다. 이전 설계에 비해 이번에는 weight를 키워 더 많은 전류를 받아 시뮬레이션상 큰 차이가 나타난다.
딜레이로 인한 전류 펄스의 문제는 시냅스 전류 출력이 완벽한 펄스 형태가 아니라는 점이다. RC 딜레이로 인해 펄스가 다소 완만해지는 현상이 생기며, 이상적일 경우와 비교해 비이상적일 경우의 차이가 존재한다. 이를 단순하게 해결하려는 시도로 똑딱이 스위치 MOS를 추가해 보았는데, 다른 뉴런에서 입력이 없을 시 스위치가 켜져 노드의 전하를 빠르게 방전시키고 전압을 빠르게 VDD로 올려 커런트 미러를 신속히 off 시켜 falling time delay를 줄인다. 마지막으로 결정된 뉴런에서만 이 구조를 적용했다. 채널 변조로 인한 전류 복사 문제는 m1과 m2가 같은 게이트 전압과 채널 길이를 가져도 vds가 다르게 작용한다는 점에서 나타난다. 고속 동작을 목표로 할 때는 일반적으로 L을 최소화해 속도를 올리지만, 이는 채널 변조에 취약해진다. 따라서 L을 크게 하거나 캐스코드로 해결하면 동작 속도는 포기하게 되며 PSRR은 개선되는 이점이 있다. 채널 변조의 예시로 NMOS를 사용해 설명하며, 모듈화된 설계에 따라 용도에 맞게 조정하면 된다.
#
뉴로모픽회로설계
#
전국대학생AI반도체회로설계경진대회
