반도체 설계에서 Cell Library는 디지털 회로의 기본 구성 단위가 되는 셀(Standard Cell)들의 집합이다. 이는 RTL 수준에서 작성된 논리 설계가 실제 물리적인 회로 형태로 구현되는 과정에서 핵심적인 역할을 한다.
Cell Library는 단순한 게이트 집합이 아니라, 기능·전력·성능·면적(PPA, Power Performance Area) 요구사항을 만족시키기 위해 최적화된 셀들의 데이터베이스이며, 공정 노드 및 설계 목적에 따라 구조와 특성이 변화한다. Cell Library를 제대로 이해하면 회로를 더 효율적으로 설계할 수 있고, Timing Closure, Power Budget, 영역 제약을 균형 있게 해결할 수 있다.
본 글에서는 기본 셀 구조 → 구체적인 라이브러리 구성 요소 → 고급 셀 활용 전략 → 공정 노드 변화에 따른 설계 포인트 순으로 체계적으로 정리한다. 기능, 전력, 성능 면적 전략이 집약된 설계의 핵심 Cell Library의 기본 개념과...
