DRAM은 셀 하나가 트랜지스터 1개 + Capacitor 1개로 이루어진 구조를 갖는다. Capacitor는 전하(Q)를 저장하여 데이터의 “0”과 “1”을 구분하는 핵심 소자이며, 이 Capacitor의 용량(Capacitance)은 곧 DRAM의 데이터 유지 성능, 동작 속도, 누설 전류 특성, 내구성에 직결된다.
문제는 DRAM 공정이 미세화될수록 Capacitor의 면적이 지속적으로 감소한다는 점이다. 면적이 줄어들면 저장 가능한 전하량이 감소하고, 이는 데이터 유지 특성(Retention)을 악화시키며 Refresh 주기 증가, 소비전력 증가, 신뢰성 저하로 이어진다.
따라서 고집적 DRAM의 발전 과정에서 가장 중요한 과제 중 하나는 작아진 Capacitor 면적에서 충분한 용량을 확보하는 것이었다. 이 문제를 해결하기 위해 고유전율(High-k) 유전체가 필요하게 되었고, 그 대표적인 해법으로 등장한 것이 ZAZ 구조(ZrO₂–Al₂O₃–ZrO₂) 이다.
오늘날 주력 ...
