지난 번에 op amp의 기본 결선에 대해 간략히 그렸었는데요, 이거 실제로 하면 대략 이런 모양입니다. 물론 저는 조건에 맞는 저항 몇개를 추가하긴 했는데요, 그래도 기본적인 연결은 위랑 같습니다.
오늘은 반전 증폭기와 비반전 증폭기에서 입력 전압을 올리면 출력 전압이 어떻게 변하는지에 대한 결과를 가져왔습니다. 지난 포스팅에서 이론적인 내용은 설명했습니다.
연산증폭회로(OP AMP) 실험 이론 이상적인 OP-Amp라면 입력 전압이 0일 때 출력 전압이 0이 됩니다. 그러나 실제 op amp는 약간의 ... blog.naver.com op amp는 입력이 일정 전압 이상 올라가게 되면 출력값이 고정돼 출력 전압이 떨어지는 현상이 발생하게 됩니다.
따라서 처음에 결선을 하고 전압을 계속해서 올리다보면 op amp의 전압 이득이 떨어지는 현상을 볼 수 있습니다. 처음에는 입력이 2vpp 일 때, 첨두치가 12V가량 나오는 모습입니다.
입력을 3 vpp로 올리니 전압이득에 맞춰서 출력값...
#
반전증폭기
#
반전증폭기실험
#
반전증폭기실험결과
#
비반전증폭기
#
비반전증폭기실험
#
비반전증폭기실험결과
원문 링크 : 반전 증폭기 비반전 증폭기 실험 결과
