연재 결심 계기 최근에 바빠서 글을 많이 올리지 못하고 있습니다. 새로운 게시물을 바라고 블로그를 찾아 주시는 분들께 죄송할 따름입니다 ㅠㅠ 그래서 공약을 하나 하려고 합니다.
일주일에 2회 이상, "베릴로그 기초 문법" 및 "베릴로그 기초 알고리즘" 시리즈를 연재하기로 여러분과 약속합니다! 목차는 아래와 같습니다. ※ 이 게시물의 목차는 자주 수정됩니다.
"베릴로그 기초 문법" 시리즈 목차 연산자 (1) 베릴로그에서의 수 표현 연산자 (2) 연산자 (3) 모듈의 선언법과 input/output port, instantiation net형 데이터와 연속 할당문(assign문) reg형 데이터와 절차적 할당문(procedual assignment) always문과 initial문, blocking 할당문과 non-blocking할당문 다양한 reg형 변수(정수형, 실수형, 시간형)와 배열(array) 이벤트 기반 타이밍 제어(event based timing control) 조건문(i...
#
adder
#
알고리즘
#
비메모리반도체
#
베릴로그
#
문법
#
디지털회로
#
디지털시계
#
디지털논리회로
#
디지털공학
#
덧셈기
#
곱셈기
#
VerilogHDL
#
Verilog
#
mux
#
fsm
#
fifo
#
decoder
#
counter
#
연산자
![[빠르게 복습 & Verilog code] JK 플립플롭(JK Flip Flop)](https://mblogthumb-phinf.pstatic.net/MjAyMjA5MjNfMjIg/MDAxNjYzOTM3MzcyMzcy.FZBo7VBGiJ-GPUY_1-pJ70tZ_JhV3i76mCPq6hR6HIEg.A3Q3hc3Qz8tynMmWxwYJuhCWZl_DzAUqrCk6ACqyXWEg.PNG.soi897/image.png?type=w2)
