정적 타이밍 분석(STA)이란? 회로의 모든 경로(path)에 대해 전달 지연(propagation delay)을 계산하고 타이밍 위반(timing violation) 여부를 조사함으로써, 회로의 timing 성능을 검증하는 작업입니다.
STA 방법 (1) propagation delay 계산 STA에서는 회로를 timing path들로 쪼갠 뒤, Path 각각의 전달 지연을 계산합니다. 또한 입출력 및 회로 내부의 모든 path들에 대해 타이밍 위반 여부를 조사합니다.
쪼개진 timing path들은 다음과 같은 요소로 이루어져 있습니다. 1. 시작점(Startpoint) data가 clock에 의해 load되어 사용 가능해진(available) 지점.
모든 시작점은 입력 포트(input port)이거나 레지스터의 클락 핀(clock pin)이어야 합니다. 2. 조합 논리회로 네트워크(Combinational logic network) 기억 소자(저장 장치)가 포함되지 않고, 다수...
#
STA
#
VLSI
#
논리회로
#
디지털공학
#
디지털논리회로
#
디지털설계
#
비메모리반도체
#
정적타이밍분석
#
타이밍
![[빠르게 복습] LFSR(Linear Feedback shift register)](https://mblogthumb-phinf.pstatic.net/MjAyMjA5MTdfMjQ5/MDAxNjYzMzkxNDU3NDAx.Tk4-waExYL7kqVuuR5A7AaOpJjDJexaRt_cXnS2yKe8g.AOkpmjjgAhcCBXL1pCuk-8c2LB1PjSo-NA7O-QEZ8AYg.PNG.soi897/image.png?type=w2)
