이 게시글은 HDLBits 문제 풀이 인증 글입니다. 1일 1HDLBits 도전 5일차 현재 등수: 1536위 현재 푼 문제 수: 164개 / 전체 182개 문제 설명 https://hdlbits.01xz.net/wiki/Exams/2012_q2b Exams/2012 q2b - HDLBits Exams/2012 q2b exams/2012_q2fsm Previous Next exams/2013_q2afsm The state diagram for this question is shown again below. Assume that a one-hot code is used with the state assignment y[5:0] = 000001(A), 000010(B), 000100(C), 001000(D), 010000(E), 100000(F) Write a logic expression for the signal Y1 ... hdlbits.01xz.net 문제의 상태 다이어그램을 참...
#
Verilog
#
VerilogHDL
#
디지털논리설계
#
디지털회로설계
#
베릴로그
#
비메모리반도체
#
상태머신
원문 링크 : one-hot FSM 설계해 보기(2012 q2b)
![[빠르게 복습 & Verilog code] JK 플립플롭(JK Flip Flop)](https://mblogthumb-phinf.pstatic.net/MjAyMjA5MjNfMjIg/MDAxNjYzOTM3MzcyMzcy.FZBo7VBGiJ-GPUY_1-pJ70tZ_JhV3i76mCPq6hR6HIEg.A3Q3hc3Qz8tynMmWxwYJuhCWZl_DzAUqrCk6ACqyXWEg.PNG.soi897/image.png?type=w2)
