Logic cone은 Gate Level VLSI 설계에서 "출력 신호가 입력 신호에 의존하는 회로 요소들의 집합"을 말합니다. 기본적으로, 로직 콘은 하나 이상의 출력 노드와 그 출력에 영향을 미치는 모든 입력 노드로 구성됩니다.
RTL 설계를 하고 나서도, Synthesis, DFT, Place and Route, Timing/Functional Engineering Change Order 등 다양한 작업을 통해서 회로가 변경되기 때문에, 각 스텝마다 LEC 작업이 필요합니다. 회로의 입력 부분이 출력 부분에 어떻게 영향을 미치는지를 알아야하므로, 어떻게 컴퓨터에게 알려줄 수 있는지도 필요한 고민인 것이죠.
그 방법으로 Logic cone이 쓰이는 것입니다. 예를들어 Behavior RTL Code 같은 경우, 정말 논리 회로만 들어있는 상태의 Code이고, Foundary의 PDK를 입히는 Synthesis 작업을 하면 Code 내용이 바뀌고, P&R을 하면 Layout을 하면...
