현대 초고밀도 집적회로(VLSI) 설계에서 집적회로(IC)가 지정된 Clock period에서 올바르고 안정적으로 작동하는지 확인하는 것은 매우 중요합니다. 이 목표는 잠재적인 성능 병목 현상을 식별하고 타이밍 제약 조건을 준수하는지 확인하는 엄격한 타이밍 분석을 통해 달성됩니다.
정적 타이밍 분석(STA)은 디지털 설계의 타이밍 성능을 검증하는 산업 표준 방법론입니다. 정확한 타이밍 분석은 설계자와 아키텍트의 주요 과제이자 트레이드오프를 나타내는 전력, 성능 및 면적(PPA)을 최적화하는 데 필수적입니다.
SPICE Simulation을 해보신 적이 있나요? 매우 정확하고, 굉장히 느립니다.
RTL 설계부터 GDS까지 생성을 해보신분들은 다들 이런 이야기를 들어보셨을겁니다. PrimeTime이 Golden value입니다...
PT가 reference입니다... P&R이나 Synthesis tool은 비교적 가벼운 Timing analysis tool을 갖고, "설계 -> 계산 -...
