VLSI(Very Large Scale Integration) 설계에서 Timing은 시스템의 성능과 신뢰성을 결정짓는 핵심 요소입니다. Physical Design에서 중요한 개념인 Clock tree, Skew에 대해 용어 정리를 해보겠습니다.
Clock latency란? Clock latency는 Clock Source로부터 특정 Flipflop의 Clock pin까지 Clock Signal이 이동하는 데 걸리는 시간입니다 UNDERSTANDING AND APPLYING USEFUL SKEW, Ahnaf Bin Aftab Source latency란?
Source Latency는 Clock Source에서 Clock definition point까지 이동하는 데 걸리는 시간으로 정의됩니다. 이는 소스 삽입 지연(source insertion delay)이라고도 알려져 있습니다."
Definition은 create_clock으로 선언하는 Master clock과 create_ge...
