design compiler에서 target logic library를 characterize 할수 있고, ALIB 라는 pseudolibrary(유사 라이브러리) 를 만들 수 있습니다. 위 library 로 boolean로 표현되는 회로를 실제 gate에 mapping 할 수 있습니다. design compiler중에서 alib 을사용하여, area와 delay를 optimization 할때 더 큰 flexibility와 많은 solution을 제공하여 조금 더 똑똑하게 탐색합니다.
ALIB library의 이점을 위해서는 compile_ultra 명령을 사용해야 합니다. Library characterization 는 합성 초기 단계에서 실행하며 design compiler가 각 logic library를 characterize 하는데 시간이 걸리기 때문에 design compiler 설치시 ALIB 파일을 생성하고, 특정 repositoy 에 저장해 여러 사용자가 공유 하는 것...
#
alib
#
optimize
#
setup
#
skew
#
synthesis
#
violation
#
라이브러리
#
명령어
#
설계
#
최적화
#
optimization
#
link
#
clk
#
clock
#
commnad
#
compiler
#
design
#
designcompiler
#
hold
#
libraries
#
library
#
합성
