Wire load models은 topographical 모드에서는 사용하지 못합니다. Wire load models 은 wire length와 fanout이 resistance, capacitance, area of nets에 미치는 영향을 추정 합니다. design compiler는 physical values를 사용하여 wire delays 와 circuit speeds를 계산합니다.
Semiconductor vendors는 통계정보를 기반으로 wire load model을 개발해서 저희들 같은 개발자들에게 제공합니다. net의 lengths 를 추정 하기 위해서 area, capacitance, andresistance per unit length 계수와 a fanout-to-length table 을 model에 포함하고 있습니다 . back-annotated wire delay가 없을 때 Design Compiler는 우선 순위에 따라 사용할 wire load model을...
#
compiler
#
design
#
load
#
mode
#
model
#
remove_wire_load_model
#
set_wire_load_mode
#
set_wire_load_model
#
wire
