Sequential mapping은 register inferencing 과 technology mapping으로 두 단계로 구성됩니다. Synopsys는 edge-triggered registers 와 levelsensitive latches(에지 트리거 레지스터와 레벨 감지 래치 모두에 대해 레지스터)라는 용어를 사용합니다.
SEQGEN이라는 기술이 있는데 Register inferencing을 하기 위한 프로세스로서 elaboration 중에 생성되며 일반적으로 컴파일 중에 플립플롭에 매핑됩니다 매핑은 SEQGEN이 지정된 대상 논리 라이브러리의 게이트에 매핑되는 프로세스입니다. Register Inference HDL compiler는 verilog 파일을 읽어 GTECH이라는 독립적인 기술로 변환합니다.
GTECH에서 레지스터와 래치는 모두 SEQGEN 셀로 표시됩니다. Generic SEQGEN Cell register inferencing의 결과가 잘 됬는지 확인 하는 ...
#
cell
#
Sequential
#
scan
#
Register
#
Mapping
#
mapped
#
latch
#
Inference
#
Flip
#
design
#
compiler
#
synopsys
