systematic organizational 하게 design 을 관리 해야 합니다. design data를 컨트롤 하고 조직화 하는 것이 그 방법입니다. 파일 타입에 따른 확장자 Design data type 확장자 설명 Design source code .v verilog .vhdl VHDL 합성 스크립트 .con constraint 제약조건 .scr 스크립 리포트랑 로그 .rpt 리포트 report .log 로그 log database .ddc Synopsys internal database format 탑다운 방식 한번에 합성을 돌려서 하나의 결과를 얻는 방식.
바텀업 방식 아래에서 부터 합성하고 그 결과들을 위로 올려서 다시 합성하는 방식 #designcompiler #design #compiler #합성 #synthesis #library #라이브러리 #설계 #최적화 #optimize #setup #hold #violation #optimization #clk #cloc...
#
clk
#
최적화
#
설계
#
라이브러리
#
violation
#
synthesis
#
skew
#
setup
#
optimize
#
optimization
#
library
#
hold
#
designcompiler
#
design
#
compiler
#
clock
#
합성
원문 링크 : 합성준비 - design data 관리
![[추천] 서울 경기도 근교 궁평항에 회먹으러 갑시다!! 궁평항수산물 직판장 시장](https://mblogthumb-phinf.pstatic.net/MjAyMzAxMjRfMjc2/MDAxNjc0NTI5NDk1ODM0.QXyzlpzpTLOQYfzhPHHUxc__NjuFf1cdPYyZfxKKE5Eg.wz6P26zB-Im-jPDYn8NPDouyHAI4RpELCnrFply6D84g.JPEG.jdancor/20230123_123904.jpg?type=w2)
