새로운 RTL을 설계하고, 이를 타사 IP 및 많은 이전에 설계된 RTL 블록과 merge 하는 데 시간이 많이 필요하고 어려운 과정입니다. 이 과정에서 design compiler를 통해 합성 및 report를 확인하면 설계에 많은 도움이 되는데 •설계 규칙 및 최적화 제약과 같은 특정 설계 목표를 확인 할 수 있습니다( Implement specific design goals, such as design rules and optimization constraints.) • constrint 오류를 찾을 수 있습니다(Detect mismatches and missing constraints.) • design에서 bit가 안맞거나, 신호가 연결안되거나 한 것들을 다 찾을 수있습니다 (Resolve mismatches and design data inconsistencies. ) timing margin을 10%로 잡고 이를 만족 시키지 못하면 설계를 변경하고, 다시 합성과 repo...
#
clk
#
최적화
#
설계
#
라이브러리
#
violation
#
synthesis
#
skew
#
setup
#
optimizied
#
optimize
#
optimization
#
library
#
hold
#
designcompiler
#
design
#
compiler
#
clock
#
합성
