Verifying Functional Equivalence 최적화 후에 동등성 검사 도구를 사용하여 gatelevel 넷리스트가 RTL과 기능적으로 동일한지 확인할 수 있습니다. 이 검증 단계는 합성 프로세스 또는 수동 설계 변경으로 인해 기능 오류가 발생하지 않았는지 확인합니다.
다음 항목에 설명된 대로 Synopsys Formality 또는 타사 Formality 검증 도구를 사용하여 Formality 동등성 검사를 수행할 수 있습니다. Setting Up SVF Generation Design Compiler 도구는 Formality 검증 도구에서 일치하는 동안 비교 지점의 정렬을 용이하게 하기 위해 설정 정보를 기록합니다.
To record a setup information file • Formality , set_svf 명령 사용 • 다른 tool은 set_vsdc 명령을 사용합니다. set_svf 명령 실행을 중지하려면 set_svf -off 명령을 사용하거나 dc_sh...
#
compiler
#
Design
#
Equivalence
#
formal
#
formality
#
Functional
#
set_svf
#
svf
#
Verifying
![[추천] 스콘과 딸기라떼 맛집 수유 카페 하남미사점](https://mblogthumb-phinf.pstatic.net/MjAyMzA1MDJfMjE0/MDAxNjgyOTk4MDU4NTIx.ae3jRjL86ZDv2kpgnKL4zA_xgbSqKVGBoM0m6lhxThcg.ysIiUcarMjaI9M4x3yC1IfbrK6nkUEhNkrgevZ1hR1Yg.JPEG.jdancor/20230422_144031.jpg?type=w2)
