원문 번역: eDP v1.5a의 SCR(Specification Change Request)을 통해 업데이트되었습니다. 소스(Source) 장치가 싱크(Sink) 장치에 신호를 보내 해당 PHY 계층을 PM_State 2a(FW_STANDBY) 및 3a(FW_SLEEP)로 전환하도록 하는 두 가지 명시적인 PHY 계층 전원 차단 신호가 정의되었습니다.
이 전원 차단 신호는 표 5-3에 나열된 고유한 8개의 연속 K-코드 시퀀스로 나타납니다. 싱크(Sink) 장치는 이 8개의 K-코드 전원 차단 시퀀스 내에서 최대 두 개의 개별 코드에 영향을 미치는 비트 오류를 허용해야 합니다.
요약 정리: 이 내용은 eDP v1.5a 표준에서 PHY 계층의 전원 효율성 관리를 위해 정의된 규격을 설명합니다. 핵심은 다음과 같습니다. - 두 가지 전원 차단 신호 정의: 소스(Source) 장치가 싱크(Sink) 장치의 PHY 계층을 PM_State 2a (FW_STANDBY)와 PM_State 3a ...
