삼성, '칩렛' 패키징 적용 4나노 AI 칩 개발 성공

반도체 칩렛 구조(사진 출처 : 인텔) 삼성전자가 첨단 패키징 기술인 '칩렛' 표준을 활용한 4나노미터() 초미세 공정 개발에 성공했습니다. 칩렛 기술은 서로 다른 반도체를 연결하여 성능을 끌어올리는 기술로, 삼성전자의 인공지능(AI) 반도체 위탁생산(파운드리) 사업 경쟁력 강화에 기반이 될 전망입니다.

최근 업계에 따르면, 삼성전자는 4 공정에서 '유니버셜 칩렛 인터커넥트 익스프레스(UCIe)'를 활용한 반도체 시제품의 1차 성능 평가를 통과했습니다. 이는 반도체 개발에서 처음으로 나온 시제품이 기존 설계에 맞춰 제대로 작동했음을 의미합니다.

이 평가는 대량 생산 전에 반드시 거쳐야 하는 필수 과정으로, 양산으로 이어질 전망입니다. 삼성전자는 인텔, TSMC, 퀄컴, 구글, 마이크로소프트(MS) 등과 함께 초기부터 UCIe 표준화에 협력해왔습니다.

UCIe는 칩렛 기술을 대표하는 표준으로, 반도체의 회로 선폭을 줄여 성능을 높이는 데 중요한 역할을 합니다. 그러나 회로 미세화 속도...