안녕하세요, 베릴로그응애입니다. 오늘은 베릴로그의 또 다른 데이터형 중 하나인 reg형 데이터에 대해 다루어 보겠습니다.
그리고 reg형 데이터에 값을 할당할 수 있는 절차적 할당문(procedual assignment)에 대해서도 말씀드리겠습니다. net형 데이터와 비교하시기 쉽도록, 글의 구성이나 예제는 저번 게시물인 "6. net형 데이터와 연속 할당문(assign문)"과 최대한 비슷하게 구성했습니다. 두 게시글을 반복해서 읽으시면 공부가 더 잘 되실 거에요. reg형 데이터 저번 시간에 배운 net형 데이터가 소자 간의 연결을 표현하는 데이터형이었다면, reg형 데이터는 특정 값을 저장할 수 있는 데이터형이라고 할 수 있습니다.
실제로 reg형으로 선언된 변수는 다음 상태까지 그 값을 유지하게 됩니다. reg형 데이터는 데이터를 저장하는 역할을 하기에, 마치 레지스터와도 같은 역할을 한다고 하여 "reg" 키워드로 선언합니다. 예시는 아래와 같습니다. * 베릴로그에서 reg형...
#
reg
#
Verilog
#
레지스터
#
베릴로그
#
비메모리반도체
#
절차적할당문
![[빠르게 복습] LFSR(Linear Feedback shift register)](https://mblogthumb-phinf.pstatic.net/MjAyMjA5MTdfMjQ5/MDAxNjYzMzkxNDU3NDAx.Tk4-waExYL7kqVuuR5A7AaOpJjDJexaRt_cXnS2yKe8g.AOkpmjjgAhcCBXL1pCuk-8c2LB1PjSo-NA7O-QEZ8AYg.PNG.soi897/image.png?type=w2)
