Synthesis 란 무엇일까? (what is synthesis in vlsi?)

synthesis 란? Synthesis : 합성 RTL(VHDL, Verilog source)을 gate level의 netlist로 변환하는 단계이다.

글로 설계되어 있는 logic을 반도체 제조업체 (파운드리) 공정에 맞게 변환해 주어야 한다. synthesis를.....