반도체 패키지 기판 핵심 기술 (양우석 삼성전기 그룹장)

삼성전기 5/5마이크로미터(10마이크로피치) 적용 가능한 공법 개발 완료. 패키지기판 선폭 좁히기+ 절연층과 구리 배선 회로 거칠기 (Cu roughness) 개선도 중요함.

범프 미세화도 중요. 향후에는 40~50마이크로미터 범프기 요구될 것임.

반도체 기판 핵심 기술 1. 고밀도 재료(미세회로를 위한 신규 절연재 개발) 2.

극소구경 비아 구현 3. 고다층 대면적(반도체 성능 향상을 위한 반도체 기판 면적 및 층수 증가) 4.

미세회로(반도체 입출력 증가에 따른 미세회로 구현) 5. 임베딩(고성능화를 위한 수동소자 임베딩 기술 채용) 범프피치 미세화 https://www.thelec.kr/news/articleView.html?

idxno=26083 삼성전기 "반도체 패키지기판 5/5um 선폭 개발 완료" - 전자부품 전문 미디어 디일렉 삼성전기가 반도체 패키지 기판 선폭(L/S)을 5마이크로미터(µm)까지 개발을 마쳤다고 밝혔다. 반도체 입출력(I/O) 단자 증가에 대응하려면 반...