실리콘 관통 전극(TSV: Through Si Via) 반도체 칩에 관통 전극을 형성하여 칩을 적층하는 기술로 와이어 본딩을 위한 추가 공간을 필요로 하지 않으므로 작은 크기의 제품 구현이 가능하다. 칩과 칩 사이의 연결 길이의 최소화에 의한를 통해 제품의 동작 속도를 향상시킬 수 있다.
반도체 칩과 칩(C2C: Chip to Chip) 또는 칩과 웨이퍼(C2W: Chip to Wafer), 웨이퍼와 웨이퍼 간(W2W, Wafer)의 접합으로 3차원 적층하는 기술로서 많은 저장 용량과 작은 크기 의 패키지를 제작할 수 있다. 전기적 신호 전달 경로가 짧아져서 고속 반도체에 유리한 기술이다.
TSV DRIE(Deep Reactive Ion Etcher) 또는 건식 에칭 기술은 로버트보쉬(R. Bosch Gmbh)에 의해 1994년 특허출원이 되었다.
홀 가공에는 DRIE와 레이저 드릴을 이용한 방법이 있는데, DRIE는 가공 시간이 많이 소요되고, 레이저 드릴링은 고가의 장비 투자가 ...
