On Chip Clock Controller는 디지털 회로 설계에서 Design For Testability에서 사용됩니다. SCAN 구조는 간단히 아래처럼 설계를 하잖아요?
그런데 그림을 보면 CK Port가 각 CK Pin에 입력됩니다. 이 CK에 Clock은 ATE Clock과 Mission Clock을 Muxing해서 넣게 되죠.
SCAN에서 그냥 기본적인 Stuck-At Fault Test의 경우, ATE Clock으로 Slow clock만 인가하지만, Transition Delay fault Test의 경우, On Chip Clock의 실제 Clock Frequency로 Chip Test를 해야합니다. Physical 문제로, PAD에 대한 스펙 한계로, Test coverage로 Foundry에서는 ?
Hz 이상 Clock인 경우, Transition Delay Fault Test 검증을 위해선 OCC를 삽입할 것을 권장합니다. OCCC란?
On-Chip Clock Con...
원문 링크 : On Chip Clock Controller란? OCC란?
