AI, HPC, IoT 반도체 수율 확보를 위한 DFT 트렌드

이 블로그 글에서는 이러한 배경을 바탕으로, 현대 DFT 산업에서 주목받고 있는 첨단 방법론들을 소개하고자 합니다. 먼저 Low DPPM Scan Test, Memory BIST, JTAG Test 등 DFT의 주요 방법론들을 개괄한 뒤, 최신 테스트 비용 절감 기법과 수율 향상 기법에 대해 살펴보겠습니다.

DFT(Design for Testability)는 반도체 칩의 설계 단계에서부터 테스트 용이성을 고려하여 회로를 설계하는 기법을 말합니다. 칩의 복잡도가 증가하고 공정 기술이 미세화됨에 따라, 불량 칩을 걸러내고 양품을 보장하기 위한 DFT의 중요성은 날로 커지고 있습니다.

효과적인 DFT 설계를 통해 테스트 시간과 비용을 줄이고, 불량 칩의 유출을 막아 기업의 경쟁력을 높일 수 있기 때문입니다. https://blog.naver.com/gc_na/223325810928?trackingCode=blog_bloghome_searchlist DFT는 왜 할까?

Testability...