Cell Based Design이란?

반도체 설계에서 Cell Level, Cell based 설계는 복잡한 집적회로 제작 방식을 혁신하는 핵심 방법론으로 부상했습니다. 복잡한 계산을 빠르게 처리하려면, 계산기의 속도도 빨라야겠지만, 병렬적으로 많은 계산을 처리하는 것도 중요 할 것입니다. 2년마다 반도체의 집적도가 2배가 된다는 무어의법칙과 함께 회로 속의 Transistor 개수는 점점 많아졌고 복잡해졌습니다.

Cell Level 설계는 "Library Cell"을 최소단위로 설계하는 것을 말합니다. Library Cell은 PDK에 포함되어있는 Cell입니다.

주로, Verilog or VHDL 언어로 작성되거나, GDS/Oasis 형태로 저장됩니다. 2024년 출시되고 있는 현대 인공지능 반도체의 경우, Billion 단위의 트랜지스터 개수를 갖는 경우가 많습니다. and gate의 경우에도, 사이즈가 크고 전력 많이 먹고, 속도가 빠른 gate가 있고, 반대로 전력을 덜 먹고 사이즈 크고, 속도 느린 Cell이...