반도체 설계에서 가장 중요한 것은 PPA(Power, Performance, Area)와 경제성입니다. Performance spec을 달성하려면 Path delay를 최소화해야합니다. (1) 최적의 논리 회로 설계 (2) 물리적인 Cell, Routing Delay를 사용하는 PDK 사용 (3) 최적의 물리 회로 설계 (1)~(3)을 최적으로설계하는 것이 관건입니다.
여기서 최적의 물리회로란, 최소한의 Clock Period, 최고의 Clock Frequency를! 결국 Setup time 최적화를 해야하는겁니다.
Retiming이란? Sequential cell의 한 쪽에 있는 Positive slack을 활용하여 다른 쪽의 Negative slack을 해결하는 기법이 Register Retiming 기법이라고 보시면됩니다.
Logic Synthesis, Physical Synthesis EDA Tool에서 사용 가능합니다. 물론 RTL Level에서도 가능이야 하겠지만, EDA...
원문 링크 : Retiming register란?
