디지털 회로 설계에는 다양한 단계가 있습니다. Synthesis 엔지니어가 RTL code를 Netlist로 변환하여 Place & Route engineer에게 전달합니다.
P&R 단계에는 Floor planing, Power Plan, Placement, CTS, Routing, Chipfinish 등 다양한 단계가 있는데.. 이 단계를 들여다보면 또 다양한 세부 단계들이 있습니다.
이 세부 단계를 들여다보면... 다양한 EDA 알고리즘을 볼 수 있는데, 차차 알아가보도록 합시다.
Coarse Placement란? Coarse Placement은 디지털 회로 설계의 Place &Route 단계에서 Cell을 실제 좌표계에 배치하는 과정입니다.
Coarse Placement는 설계의 초기 물리적 구현을 준비한다고 보시면 됩니다. (1) Synthesis가 끝난 Netlist에는 "Library cell name과 Instance name으로 구성된 Verilog code"입니다. ...
