[회로 설계] Latch based Static Timing Analysis

래치 기반 설계는 디지털 반도체 설계에서 사용됩니다. 플립플롭 기반 설계에 비해 트랜지스터 수가 적어 전력과 면적에 영향을 미치는 장점이 있습니다.

래치의 주요 이점은 시간 차용(Time Borrowing)을 통한 타이밍 유연성입니다. 그러나 플립플롭은 클럭 엣지에서만 동작하므로 다음과 같은 장점으로 인해 더 일반적으로 사용됩니다: • 글리치에 대한 강건성 • 파이프라인 설계의 용이성 • 블록 경계 설계의 단순화 따라서 (1)~(3)을 효과적으로 관리할 수 있다면, 래치 기반 분석은 고속 설계에서 주목받을 수 있습니다.

Part 1: 래치와 플립플롭의 차이점 및 기본 개념 래치 기반 설계는 플립플롭 기반 설계에 비해 다이 크기 감소와 시간 차용을 통한 타이밍 유연성 등의 장점을 제공합니다. 그러나 Latch의 특성으로 인해 정적 타이밍 분석(STA)이 복잡해지며, 특히 계층적 설계에서도 block 간 Constraints 주기가 까다로워집니다.

Latch와 Flip Flop 동작 비...