RC Extraction이란?, Parasitic Extraction이란?

RTL 설계와 P&R이 제일 중심에 있고 엄청(?) 복잡하기에, Parastic extraction은 학교에서 배울 일이 많지 않은 분야이긴 합니다.

최신 집적회로(IC)의 성능은 Wire의 Parasitic effect에 의해 크게 영향을 받습니다. Interconnect parasitic extraction은 이러한 효과를 분석하고 모델링하여 칩 설계의 정확성과 신뢰성을 보장하는 데 필수적인 단계입니다.

여기서 추출된 값은 SPEF라고 불리는 Database에 저장됩니다. 이 글에서는 Parasitic resistance, capacitance, inductance extraction의 기본 개념과 주요 기술을 상세히 설명합니다.

Parasitic Extraction의 개요 전통적인 설계에서는 Wire는 단순히 Cell을 연결하며 설계 성능에 영향을 미치지 않는다고 가정했습니다. (1) 그 당시에는 반도체의 스펙 자체가 높지 않았고, Cell들의 동작속도가 매우 느렸기 때문에 W...