Design Hierarchy를 바꾸기는 것은 처음 HDL을 설계 할 때부터 반영해서 하는 것이 가장 좋습니다. HDL 설계가 이미 끝난 경우는 Design compiler를 통해서 바꿀수 있고, report_hierarchy 명령어를 통해 기존의 Hierachy 를 확인 할 수 있습니다.
Hierarchy 추가 (Adding Levels of Hierarchy) hierarchy 의 level을 추가하는 것을 grouping 이라고 부릅니다. grouping cells 또는 related components을 subdesigns으로 만듬으로 써 hierarchy 의 level을 추가 할 수 있습니다. group 명령어를 통해서 cells (instances) 을 group화 할 수 있습니다. instance 이름을 U로 SAMPLE 이라는 이름으로 두개의 cell을 group 화 할라면 prompt> group {u1 u2} -design_name SAMPLE -cell_name ...
#
compile
#
compile_ultra
#
constraint
#
Design
#
group
#
Hierarchy
#
set_ungroup
#
timing
#
ungroup
