전력 최적화(General Gate-Level Power Optimization ) positive timing slack이란 연산 gate 간의 signal 전달에 걸리는 시간과 실제 걸리는 시간간의 timing이 넉넉 하다는 것입니다. 따라서 여유가 있는 timing을 말합니다. negative timing slack 이란 timing이 부족하기 때문에 buffer를 추가하든 load 가 큰 cell등을 사용하여 timing을 맞춰야 하는 부분입니다.
따라서 Design Compiler는 positive timing slack 경로에서 전력 소비를 줄입니다. Design Compiler 지형 모드에서 positive의 timing 여유 한계를 설정하려면 physopt_power_critical_range 변수를 사용면 됩니다.
디자인 컴파일러는 positive timing slack 이 0.2 이상인 타이밍 경로만 최적화합니다. dc_shell-topo> set_app_var p...
#
compiler
#
지형
#
저전력
#
Topographical
#
set_power_prediction
#
report_power
#
power
#
physopt_power_critical_range
#
Multivoltage
#
Multimode
#
Multicorner
#
Mode
#
low
#
Design
#
지형모드
