Design Compiler 의 port constraint(Setting Logic Constraints on Ports)

optimization 결과의 성능을 향상시키기 위해서 ports에 constraints을 주어서 중복 포트 또는 인버터를 제거할 수 있습니다 등가 논리 설정(Setting logic equivalence) 일부 입력 포트는 논리적으로 관련된 신호에 의해 구동됩니다. 예를 들어 한 쌍의 입력 포트를 구동하는 신호는 항상 같거나(논리적으로 동일) 항상 다를 수 있습니다(논리적으로 반대).

두 개의 입력 포트가 논리적으로 동일하거나 반대임을 지정하려면 각각 set_equal 또는 set_opposite 명령을 사용합니다. 다음 예에서는 IN_X 및 IN_Y 포트가 논리적으로 같을 때 입니다. prompt> set_equal IN_X IN_Y 입력 포트에 상수 값 할당(Assigning constant values to input ports) constant value 를 input으로 설정하면 Design Compiler가 optimization 중에 주변 논리 기능을 단순화하고 더 작...

요청 처리 중입니다...

Design Compiler 의 port constraint(Setting Logic Constraints on Ports)

등록된 다른 글