합성 flow 에 대해 간단히만 정리해 보고 넘어가겠습니다. 1. RTL 디자인 설계(Develop the HDL files.) verilog 또는 VHDL 과 같은 HDL 언어로 설계된 RTL 파일을 설계합니다.
설계 할 때 data management, design partitioning, and your HDL coding style 고려 해야 합니다. 2. library 파일 준비 (Specify the libraries.) link, target, symbol, synthetic, and physical libraries 파일들을 준비해야 합니다. 3. RTL 파일 또는 netlist 들을 툴로 불러오기(Read the design.)
Design Compiler는 HDL Compiler 를 이용하여 RTL 또는 netlist 모두 읽을 수 있습니다. 그리고 .ddc 형식의 gate level의 netlist 도 읽을 수 있습니다. 4.
합성 환경 설정(Define the ...
#
clk
#
최적화
#
설계
#
라이브러리
#
violation
#
synthesis
#
skew
#
setup
#
optimize
#
optimization
#
library
#
hold
#
designcompiler
#
design
#
compiler
#
clock
#
합성
원문 링크 : Design compiler의 synthesis flow
