설계를 시작 할때 처음 부터 구조를 잘 잡고 시작해야 합니다. 그리고 설계자는 hardware implications 되었을 때 를 생각하며 design 해야 합니다.
RTL에 따라서 합성의 size와 timing 이 달라 지기 때문에 합성 했을 때의 결과를 예상하며 RTL을 설계해 주셔야 합니다.(말이 쉽지 경험이 많이 필요합니다) 설계를 하면서 multiplexers, registers, three-state drivers, and multibit components 에 대해서 inferring을 할 수 있습니다. inferring 한다는것은 특정 설계 부분을 반드시 위와 같이 처리해 달라고 tool 에게 알려 주는 작업입니다.
그렇지 않으면 툴이 임의로 합성을 진행 할 수 있기 때문에 설계자의 필요에 의해서 지정이 필요합니다. Inferring Multiplexers RTL 설계에 case 문으로 설계 하였지만 최적화 과정중에 mux가 아닌 combination 회로로 대체 될...
#
clk
#
최적화
#
설계
#
라이브러리
#
violation
#
synthesis
#
skew
#
setup
#
optimizied
#
optimize
#
optimization
#
library
#
hold
#
designcompiler
#
design
#
compiler
#
clock
#
합성
