로딩
요청 처리 중입니다...

합성을 위한 RTL 설계 - 좋은 코드는 naming이 좋다

 합성을 위한 RTL 설계 - 좋은 코드는 naming이 좋다

좋은 코드는 Identifiers, Expressions, Function, Modules 을 구조적으로 잘 선언한 것들 입니다. Identifiers 를 잘 쓰기(Guidelines for Identifiers) identifier name 으로 signal, the value of a variable, or the function of a module의 의미를 잘 전달할 수 있는 것이 좋습니다.

그래서 설계를 하다보면 naming에 시간을 많이 쓸때가 많습니다. 신호 이름이 장황하지 않고 신호의 의미나 변수 값을 의미 하도록 선언 팀원들과 약속을 하고 대소문자를 잘 적절히 사용해 눈에 잘 보이도록 사용하는 것이 좋습니다 가장 중요한건 사전에 팀원들과 naming rule을 만들길 매우 추천합니다.

그리고 반드시 예약어는 피해야합니다. 수식잘 쓰기(Guidelines for Expressions) 수식도 남이 보기 좋게 장황하게 쓰지말고 괄호로 우선순위가 잘 보이게 설계 하는것이 ...

# clk # 최적화 # 설계 # 라이브러리 # violation # synthesis # skew # setup # optimizied # optimize # optimization # library # hold # designcompiler # design # compiler # clock # 합성