module을 설계한 후에 테스트를 진행할 때 input으로 값을 넣어주고, 출력 값을 확인 하는 방식으로 검증할 때가 많습니다. input을 그때 그때 새로 셋팅하는 것은 손이 많이 가기 때문에 random 하게 하고 싶을 때가 많습니다. task random_input; input en; reg[7:0] data1; reg[7:0] data2; reg[7:0] data3; reg [31:0] a,b; if(en) begin data1 = $random(); data1 = $random(); data2 = $urandom(); data1 = $random()%10; // 0~9 까지 의 숫자를 random 하게 반환 data3 = $urandom_range(0,255); //0~255 까지의 숫자를 random하게 반환 a = $random%100; // a = -49~+49 사이의 임의의 정수 b = $urandom%100; // b = 0~99 사이의 임의의 정수 end $ra...
#
desing
#
digitla
#
random
#
svseed
#
testbench
#
urandom
#
verilog
#
랜덤
#
테스트벤치
원문 링크 : verilog - random 값 으로 테스트하기
