Pipelined-Logic Retiming Register retiming은 DC Ultra가 디자인의 조합 논리 게이트를 통해 레지스터를 이동하여 타이밍과 영역을 최적화하는 데 사용하는 순차적인 최적화 기술입니다. 이 문맥에서 레지스터라는 용어는 달리 명시되지 않는 한 에지 트리거 레지스터와 레벨 감지 래치를 모두 나타냅니다.
순차 셀의 두 유형 모두 시간을 재조정할 수 있습니다. optimize_registers 명령을 사용하거나 set_optimize_registers 명령 다음에 compile_ultra 명령을 사용하여 파이프라인 로직 리타이밍을 활성화합니다. Pipelined-Logic Retiming Overview DC Ultra는 레지스터 리타이밍을 위해 다음과 같은 방법을 지원합니다. • Adaptive retiming compile_ultra 명령과 함께 -retime 옵션을 사용하여 이 시간 retiming 방법을 활성화합니다.
이 경우 DC Ultra는 로컬에...
#
compiler
#
Design
#
Pipelined
#
Retiming
