로딩
요청 처리 중입니다...

design compiler setting up and saving design(2)

 design compiler setting up and saving design(2)

확장자로 하위 디지안들 확인 파일 읽을 수 있는 방법 3가지 read_verilog current design은 방식에 따라 첫번째 파일 또는 마지막 디지안이 된다. 그래서 파일 다 읽고 top design을 current_design으로 선언해 주자 그리고 link 하고 constraint를 souce 하자 check_design 해서 설계에 문제가 있는지 없는지 확인한다. link 하고 check_design을 꼭 하자 1이 뜨면 Pass 0 뜨면 Fail analyze 와 elaborate read_verilog 보다 analyze를 쓰는게 좋다 코드안에 parameter 가 있는 경우가 있는데 그 때는 analyze 와 elaborate를 꼭 해야한다. elaborate는 parameter를 값을 바꿀 수 있는 유일한 방법 elaborate MY_TOP -parameters "A_WIDTH = 8, B_WIDTH = 16" 명령 자체에 파라미터를 바꿀 수 있다.

공정사에서 준...