set_max_area 0 은 사이즈를 최소한으로 줄여라 뒤의 숫자의 단위 제곱 마이크로 몇 게이트인지의 근거 all input, all output , internal 에 대해서 모두 해야함 설계마다 design spec이 다름. 그래서 다른 constraint를 가져다 쓸 수 없다 처음에는 single cycle을 최대한 고려 모두 동기화 모든 timing path는 design compiler가 인지하고 분석한다.
모든 start point와 end point 를 다 찾아서 본다. internal 에서 register에서 register 까지 create_clock 주기 2나노 클락 선언, 500Mhz clock의 duty를 지정할 수 있음. front end에서는 duty를50 % 라고 가정 하고 한다. transition, skew, latency, uncertainty 를 줘야 한다. buffer 유무가 다름 CTS 전에는 추정값 사용 Clock tree 에 버퍼를 사용한...
