Design Compiler, partitioning for synthesis

다룰 명령어 합성할때 툴이 알아서 partitioning을 해줌 안좋은 파티셔닝 예 combination path가 너무 길다 조금 더 좋은 예 Best 예 툴이 알아서 이렇게 해준다 코딩 할 때 output wire 말고 output reg 가 partitioning 할 때 좋은 예이다 꼭 데이터를 flip flop을 거친 다음 다음 block으로 가기 때문에 좋다. 하지만 size는 커진다 안좋음!

set dont_touch 건드리지 말라는 명령어 내가 합성할 영역이 아닌 것은 건드리지 안기 위해서도 사용함 합성 할때 날아 가지 않도록 해줘야 하기도 함 hierachical design 을 한다. verilog 코딩 할때 bottom up 으로 해주는게 좋다. RTL source 를 고쳐서 partition이 잘 되도록 해라...