design compiler, constarint script 실습

creted_generated_clock 으로 2분주 클락 선언 constaraint, transition, latency 를 모두 선언 2분주 clock RTL veriolog group도 선언 isolation 그리고 reset clk은 buffer 빼기 feedthrough는 buffer하나라도 넣고 가게 하기 auto ungroup을 해줘야 hierachry가 안깨지고 합성한다. set_svf -off 는 툴의 가장 마지막에 해준다 compile 하면서 모든 변경사항을 저장해주는 svf script 가 완벽하면 위와 같이 실행 할 수 있다. report 를 보면서 마지막에 1이 찍혔는지 다 본다 0은 에러를 의미 한다. set driving cell은 warning 나오는게 정상이다. report_timing에 모든 항목이 채워져 있어야 한다. 그리고 compile log에서 Error 를 검색해서 찾아 봐야 한다 report_constraint 의 결과 setup 이슈가 없...