[TSMC 기업분석] 엔비디아가 TSMC를 쓸 수 밖에 없는 전략적 해자: 반도체 패키징 CoWoS

※ 주의! 투자의 책임은 항상 본인에게 있습니다. 1.

반도체 패러다임의 전환과 패키징의 부상 1.1. 래티클 한계와 패키징 기술의 필요 흔히 반도체를 만드는 과정은 실크스크린을 생각하면 좋다.

빛을 쬐어 회로를 새기는데, 미리 만들어 둔 틀을 위에 두어 정해진 곳 말고는 빛이 쬐어지기 못하게 한다. 따라서 래티클은 반도체 회로 패턴이 그려진 마스크를 말한다.

일반적으로 이 반도체 틀인 래티클은 26mm x 33mm로 최대 크기가 정해져 있다. 엔비디아의 H100, B200 같은 칩은 이미 이 크기를 거의 꽉 채워서 생산한다.

다이 크기가 커질수록 트랜지스터를 많이 넣을 수 있고, 이는 곧 성능의 향상으로 이어진다. 그러나 이 크기에는 한계가 있으므로 주로 성능을 올릴 때는 트랜지스터의 크기를 작게 하는 미세공정을 사용하는 방식으로 성능을 올린다. 1.2.

무어의 법칙의 한계 무어의 법칙과 반도체 무어의 법칙 : 반도체에 집적되는 트랜지스터의 수는 1~3년마다 2배 증가한다. 즉, ...