디지털시스템설계_valid 신호 필요 없는 것 아닌가?

라고 생각했었다가 오늘 깨달았습니다. valid 신호는 무조건 필요하다는 것을요... 저는 현재 KIST(한국과학기술연구원)에서 현장실습생으로 활동하고 있고, 베릴로그로 연구용 모델을 만들고 있습니다.

연구용 모델을 간략하게 설명 드리자면 인공지능 모델(Multiply and Accumulation 연산)에서 나온 계산 결과와, Random number를 비교하는 모델입니다. 인공지능 모델은 조금 복잡해서 첫 결과가 14사이클 뒤에 나오지만, Random number 생성기에서는 1사이클에 한 번 결과가 나오는 상황이었습니다.

즉, 계산 결과가 14사이클 뒤에 나오는 모델과 1사이클 뒤에 나오는 모델의 결과를 비교해야 하는 상황이었던 것입니다. 그리고 저는 여기에 아무 조치도 하지 않고 그냥 1:1로 비교해서 실험 데이터를 수집했습니다.....

이게 왜 문제가 되냐면, 유효한 결과가 나오는 14사이클 이전에 나온 결과들은 의미 없는 쓰레기값(유효하지 않은 값)이기 때문입니다. 즉, ...