VIVADO에서 LVDS, DDR I/O 사용하기

우리가 FPGA를 사용하다 보면 디지털 I/O 입력으로 LVDS입력을 받거나, DDR방식으로 입력을 받아 처리를 해야 할때가 종종있다. 주로 고속 인터페이스 신호일 때 사용하는데 Xillinx 사의 VIVADO Tool 을 사용해서 개발할 때 한번 알아보도록 하자.

(이 내용은 기본적인 VIVADO 프로젝트를 만들어 사용할줄 아는 전제하에 시작하는 거니 잘모를때는 VIVADO 사용란에 있는 문서를 먼저 봐야한다.) I/O 관련된 매뉴얼은 Xillinx 홈페이지에 가서 “ug471_7Series_SelectIO” 문서를 찾아보면 된다. 1) LVDS 입력을 위해서 하기 블록을 보자.

위 그림에서 보면 LVDS RX블럭의 “A” 블럭을 설정해주어야 이후에 나오는 “B” 블럭부터 기존에 Single Signal형태의 신호를 가지고 사용자가 코드를 구현할수 있다. 2) DDR 방식의 입력은 CLK의 High, Low 두개의 타이밍에 각각 다른 데이타가 들어오는 것을 말하는데 우리가 사용할때...